本书根据电子信息类课程教学和实验要求，以提高学生的实践动手能力和工程设计能力为目的，对EDA技术和VHDL设计的相关知识进行系统和完整的介绍。全书以Quartus Prime、ModelSim软件为工具，以VHDL-1993和VHDL-2008语言标准为依据，以可综合的设计为重点，通过诸多精选设计案例，由浅入深地介绍VHDL工程开发的知识与技能。全书按"器件-软件-语言-案例”为主线展开，内容紧贴教学和科研实际，举例恰当丰富，富有启发性，既包含关于EDA技术、FPGA/CPLD器件和VHDL硬件描述语言的系统介绍，又有丰富的设计应用实例。设计案例经过优选，具有典型性和趣味性，并全部基于口袋实验板进行了验证。本书配有教学课件、课程教学计划等。

王金明博士，副教授、硕士研究生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五”国家级规划教材和"十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

目 录

第1章 EDA技术概述 1
1.1 EDA技术及其发展历程 1
1.2 Top-down设计思路 3
1.2.1 Top-down设计 3
1.2.2 Bottom-up设计 4
1.3 IP核复用 5
1.3.1 IP核复用技术 5
1.3.2 片上系统SoC 6
1.4 EDA设计的流程 6
1.4.1 设计输入 7
1.4.2 综合 7
1.4.3 布局布线 8
1.4.4 时序分析与时序约束 8
1.4.5 功能仿真与时序仿真 8
1.4.6 编程与配置 9
1.5 常用的EDA工具软件 9
1.6 EDA技术的发展趋势 12
习题1 13
第2章 FPGA/CPLD器件 14
2.1 PLD器件概述 14
2.1.1 PLD器件的发展历程 14
2.1.2 PLD器件的分类 15
2.2 PLD的原理与结构 16
2.2.1 PLD器件的结构 17
2.2.2 PLD电路的表示方法 17
2.3 低密度PLD的原理与结构 18
2.4 CPLD的原理与结构 22
2.4.1 宏单元结构 22
2.4.2 典型CPLD的结构 23
2.5 FPGA的原理与结构 24
2.5.1 查找表结构 25
2.5.2 典型FPGA的结构 27
2.6 FPGA/CPLD的编程工艺 30
2.7 边界扫描测试技术 33
习题2 35
第3章 FPGA/CPLD的结构与配置 36
3.1 FPGA/CPLD器件概述 36
3.2 MAX 10器件结构 38
3.3 Cyclone IV器件结构 42
3.4 FPGA/CPLD的编程与配置 43
3.4.1 在系统可编程 43
3.4.2 Cyclone IV器件的配置 44
3.4.3 MAX 10器件的配置 47
3.5 FPGA/CPLD的发展趋势 48
习题3 49
第4章 原理图与基于IP核的设计 50
4.1 Quartus Prime设计流程 50
4.2 Quartus Prime原理图设计 51
4.2.1 半加器原理图设计输入 51
4.2.2 1位全加器设计输入 55
4.2.3 编译 57
4.2.4 仿真 58
4.2.5 下载 62
4.3 用IP核设计计数器 66
4.4 用ROM核设计乘法器 71
4.4.1 用原理图方式实现 71
4.4.2 用文本例化ROM实现 77
4.5 SignalTap II的使用方法 78
4.6 Quartus Prime的优化设置 82
习题4 85
第5章 VHDL设计初步 88
5.1 VHDL的历史 88
5.2 用VHDL设计组合电路 89
5.3 用VHDL设计时序电路 92
5.4 实体 94
5.4.1 类属参数说明 94
5.4.2 端口说明 96
5.5 结构体 96
5.6 VHDL库和程序包 97
5.6.1 库 97
5.6.2 程序包 98
5.7 配置 100
5.8 子程序 103
5.8.1 过程 103
5.8.2 函数 104
5.8.3 过程、函数的使用方法 104
习题5 108
第6章 VHDL结构与要素 109
6.1 标识符 109
6.2 数据对象 109
6.2.1 常量 110
6.2.2 变量 110
6.2.3 信号 111
6.2.4 别名 111
6.3 VHDL数据类型 112
6.3.1 VHDL标准数据类型 112
6.3.2 INTEGER数据类型 114
6.3.3 IEEE预定义数据类型 115
6.3.4 UNSIGNED、SIGNED
数据类型 115
6.3.5 用户自定义数据类型 117
6.3.6 数组（ARRAY） 119
6.4 数据类型的转换与位宽转换 120
6.4.1 数据类型的转换 120
6.4.2 位宽转换 122
6.5 VHDL运算符 123
6.4.1 逻辑运算符 123
6.4.2 关系运算符 124
6.4.3 算术运算符 124
6.4.4 并置运算符 126
6.4.5 运算符重载 127
6.4.6 省略赋值运算符 128
习题6 129
第7章 VHDL基本语句 130
7.1 顺序语句 130
7.1.1 赋值语句 130
7.1.2 IF语句 130
7.1.3 CASE语句 135
7.1.4 LOOP语句 138
7.1.5 NEXT与EXIT语句 141
7.1.6 WAIT语句 141
7.1.7 子程序调用语句 142
7.1.8 断言语句 143
7.1.9 REPORT语句 143
7.1.10 NULL语句 144
7.2 并 行 语 句 145
7.2.1 并行信号赋值语句 145
7.2.2 进程语句 149
7.2.3 块语句 151
7.2.4 元件例化语句 152
7.2.5 生成语句 154
7.2.6 并行过程调用语句 156
7.3 属性说明与定义语句 156
7.3.1 数据类型属性 157
7.3.2 数组属性 157
7.3.3 信号属性 158
习题7 159
第8章 VHDL设计进阶 161
8.1 行为描述 161
8.2 数据流描述 162
8.3 结构描述 163
8.3.1 用结构描述实现1位全加器 163
8.3.2 用结构描述设计4位加法器 165
8.3.3 用结构描述设计8位加法器 165
8.4 三态逻辑设计 166
8.5 分频器设计 168
8.5.1 占空比为50%的奇数分频 168
8.5.2 半整数分频 169
8.5.3 数控分频器 170
8.6 乘法器设计 171
8.6.1 用乘法运算符实现 171
8.6.2 移位相加乘法器 173
8.6.3 查找表乘法器 174
8.7 存储器设计 178
8.7.1 用数组例化存储器 179
8.7.2 例化lpm_rom模块实现
存储器 181
8.8 流水线设计 183
8.9 资源共享设计 186
8.10 用锁相环IP核实现倍频和相移 188
8.10.1 锁相环 188
8.10.2 锁相环IP核的定制 188
8.10.3 锁相环例化和仿真 190
习题8 192
第9章 VHDL有限状态机设计 194
9.1 有限状态机 194
9.1.1 有限状态机简介 194
9.1.2 枚举数据类型 196
9.2 有限状态机的描述方式 197
9.2.1 三进程表述方式 197
9.2.2 双进程表述方式 198
9.2.3 单进程表述方式 200
9.3 状 态 编 码 201
9.3.1 常用的编码方式 201
9.3.2 状态编码的定义 203
9.3.3 用属性指定状态编码方式 206
9.4 有限状态机设计要点 207
9.4.1 起始状态的选择和复位 207
9.4.2 多余状态的处理 208
9.5 用有限状态机控制流水灯 209
9.6 用状态机控制交通灯 216
9.7 用状态机控制字符液晶 217
习题9 223
第10章 VHDL驱动常用IO外设 225
10.1 4×4矩阵键盘 225
10.2 汉字图形点阵液晶 231
10.3 VGA显示器 237
10.3.1 VGA显示原理与时序 237
10.3.2 VGA彩条信号发生器 239
10.3.3 VGA图像显示 243
10.4 TFT液晶屏 248
10.4.1 TFT液晶屏 248
10.4.2 TFT液晶屏显示彩色圆环 251
10.4.3 TFT液晶屏显示动态矩形 256
10.5 音乐演奏电路 260
10.5.1 音乐演奏实现的方法 261
10.5.2 实现与下载 262
习题10 265
第11章 TEST BENCH仿真与时序分析 267
11.1 VHDL仿真 267
11.2 VHDL测试平台 267
11.2.1 用VHDL描述仿真激励
信号 268
11.2.2 用TEXTIO进行仿真 271
11.3 ModelSim SE仿真实例 274
11.3.1 图形界面仿真方式 276
11.3.2 命令行仿真方式 280
11.3.3 ModelSim SE时序仿真 281
11.4 时序约束与时序分析 282
11.4.1 时序分析的有关概念 283
11.4.2 用Timing Analyzer进行
时序分析 285
习题11 289
第12章 VHDL设计实例 292
12.1 标准PS/2键盘 292
12.2 超声波测距 296
12.3 m序列与Gold码产生器 301
12.3.1 m序列产生器 301
12.3.2 Gold码产生器 305
12.4 数字过零检测和等精度频率测量 306
12.4.1 数字过零检测 306
12.4.2 等精度频率测量 308
12.3.3 数字测量系统 309
12.5 FIR滤波器 312
12.5.1 FIR滤波器的参数设计 312
12.5.2 FIR滤波器的FPGA实现 316
12.5.3 下载与验证 319
习题12 320
附录 VHDL保留字 322
参考文献 323