《21世纪全国本科院校电气信息类创新型应用人才培养规划教材：集成电路版图设计》主要介绍集成电路版图设计，主要内容包括半导体器件和集成电路工艺的基本知识，集成电路常用器件的版图设计方法，流行版图设计软件的使用方法，版图验证的流程，以及集成电路版图实例等。
　　《21世纪全国本科院校电气信息类创新型应用人才培养规划教材：集成电路版图设计》适合作为高等学校微电子技术专业和集成电路设计专业版图设计课程的教材，也可作为集成电路版图设计者的参考书。

《21世纪全国本科院校电气信息类创新型应用人才培养规划教材：集成电路版图设计》主要特点：原理结合基本设计方法，带您轻松步入集成电路的世界；理论结合工艺实践经验，使您完美理解版图设计的真谛；知识要点和提醒星罗棋布；设计规则及经验锦上添花。

第1章 半导体器件理论基础
1.1 半导体的电学特性
1.1.1 晶格结构与能带
1.1.2 电子与空穴
1.1.3 半导体中的杂质
1.1.4 半导体的导电性
1.2 PN结的结构与特性
1.2.1 PN结的结构
1.2.2 PN结的电压电流特性
1.2.3 PN结的电容
1.3 MOS场效应晶体管
1.3.1 MOS场效应晶体管的结构与工作原理
1.3.2 MOS管的电流电压特性
1.3.3 MOS管的电容
1.4 双极型晶体管
1.4.1 双极型晶体管的结构与工作原理
1.4.2 双极型晶体管的电流传输
1.4.3 双极型晶体管的基本性能参数
本章小结

第2章 集成电路制造工艺
2.1 硅片制备
2.1.1 单晶硅制备
2.1.2 硅片的分类
2.2 外延工艺
2.2.1 概述
2.2.2 外延工艺的分类与用途
2.3 氧化工艺
2.3.1 二氧化硅薄膜概述
2.3.2 硅的热氧化
2.4 掺杂工艺
2.4.1 扩散
2.4.2 离子注入
2.5 薄膜制备工艺
2.5.1 化学气相淀积
2.5.2 物理气相淀积
2.6 光刻技术
2.6.1 光刻工艺流程
2.6.2 光刻胶
2.7 刻蚀工艺
2.8 CMOS集成电路基本工艺流程
本章小结

第3章 操作系统与Cadence软件
3.1 UNIX操作系统
3.1.1 UNIX操作系统简介
3.1.2 UNIX常用操作
3.1.3 UNIX文件系统
3.1.4 UNIX文件系统常用工具
3.2 Linux操作系统
3.3 虚拟机
3.4 Cadence软件
3.4.1 Cadence软件概述
3.4.2 电路图的建立
3.4.3 版图设计规则
3.4.4 版图编辑大师
3.4.5 版图的建立与编辑
3.4.6 版图验证
3.4.7 DraCula DRC
3.4.8 DraCula LVS
本章小结

第4章 电阻
4.1 概述
4.2 电阻率和方块电阻
4.3 电阻的分类与版图
4.3.1 多晶硅电阻
4.3.2 阱电阻
4.3.3 有源区电阻
4.3.4 金属电阻
4.4 电阻设计依据
4.4.1 电阻变化
4.4.2 实际电阻分析
4.4.3 电阻设计依据
4.5 电阻匹配规则
本章小结

第5章 电容和电感
5.1 电容
5.1.1 概述
5.1.2 电容的分类
5.1.3 电容的寄生效应
5.1.4 电容匹配规则
5.2 电感
5.2.1 概述
5.2.2 电感的分类
5.2.3 电感的寄生效应
5.2.4 电感设计准则
本章小结

第6章 二极管与外围器件
6.1 二极管
6.1.1 二极管的分类
6.1.2 ESD保护
6.1.3 二极管匹配规则
6.2 外围器件
6.2.1 压焊块（PAD）
6.2.2 连线
本章小结

第7章 双极型晶体管
7.1 概述
7.2 发射极电流集边效应
7.3 双极型晶体管的分类与版图
7.3.1 标准双极型工艺NPN管
7.3.2 标准双极型工艺衬底PNP管
7.3.3 标准双极型工艺横向PNP管
7.3.4 BiC MOS工艺晶体管
7.4 双极型晶体管版图匹配规则
7.4.1 双极型晶体管版图基本设计规则
7.4.2 纵向晶体管设计规则
7.4.3 横向晶体管设计规则
本章小结

第8章 MOS场效应晶体管
8.1 概述
8.2 MOS管的版图
8.3 MOS晶体管版图设计技巧
8.3.1 源漏共用
8.3.2 特殊尺寸MOS管
8.3.3 衬底连接与阱连接
8.3.4 天线效应
8.4 棍棒图
8.5 MOS管的匹配规则
本章小结

第9章 集成电路版图设计实例
9.1 常用版图设计技巧
9.2 数字版图设计实例
9.2.1 反相器
9.2.2 与非门和或非门
9.2.3 传输门
9.2.4 三态反相器
9.2.5 多路选择器
9.2.6 D触发器
9.2.7 二分频器
9.2.8 一位全加器
……

参考文献

　　3.4.6 版图验证
　　版图验证指的是利用专门的软件工具，对版图进行几个项目的验证，主要包括版图设计是否符合设计规则、版图和电路图是否一致、版图中是否存在多余器件以及版图是否存在断路、短路或悬空节点等。版图验证是版图设计中必不可少的一个环节，只有经过版图验证检查的版图才可以被送到芯片厂商去加工制作。
　　集成电路版图验证主要包括5项内容。
　　（1）设计规则检查（Design Rule Check，DRC）。设计规则是集成电路版图版图各种几何图形尺寸的规范，DRC就是按照某个工艺的设计规则检查版图中的图形是否满足最小宽度、最小间距、最小包围和最小延伸等要求。DRC可以确保设计的版图没有违反设计规则，能够被集成电路工艺所制作。DRC非常重要，已经成为版图验证必做的项目。
　　（2）电学规则检查（Electric Rule Check，ERC）。ERC主要检查版图是否存在短路、断路和悬空节点等错误，以及错误的注入类型、错误的衬底偏置和错误的电源（地）等。ERC一般在进行DRC时同时完成，并不需要单独运行。
　　（3）电路图一版图一致性检查（Layout Versus Schematic，LVS）。LVS是把设计的电路图和版图进行对比，要求二者达到一致（匹配）。LVS通常在DRC检查无误后进行，它是版图验证另一个必做的项目。
　　（4）版图寄生参数提取（Layout Parasitic Extraction，LPE）。LPE是根据版图的具体尺寸来计算和提取节点的寄生电容等参数。虽然LPE不是版图验证必做的项目，但是在某些集成电路设计中，为了更精确地分析版图的性能，可以进行LPE，并在此基础上对设计的电路重新进行仿真。
　　（5）寄生电阻提取（Parasitic Resistance Extraction，PRE）。PRE专门提取版图中的寄生电阻，是LPE的补充。PRE和LPE相互配合，能在版图上提取完整的寄生参数，从而更加精确地反映版图的性能。
　　用Virtuoso Layout Editor编辑生成的版图是否符合设计规则和电学规则，其功能是否正确，必须通过版图验证系统来验证。Cadence提供的版图验证系统有Dracula和Diva。两者的主要区别为Diva是在线验证工具，嵌入在Cadence的主体框架之中，可直接点击版图编辑大师上的菜单来启动，使用较方便，但功能较Dracula稍有逊色；Dracula为独立的版图验证系统，可以进行DRC、ERC、LVS、LPE和PRE，其运算速度快，功能强大，能验证和提取较大的电路，已经成为事实上的标准，本书中的版图验证（DRC和LVS）都是利用Dracula工具完成的。
　　……