《低功耗 CMOS 逐次逼近型模数转换器》系统介绍了低功耗 CMOS 逐次逼近型模数转换器设计所涉及的一些关键问题，包括体系结构、高层次模型、电容开关时序、关键电路技术、低压模拟电路、电容阵列布局等，同时介绍当前**的流水线 SAR A/D 转换设计技术和可配置 A/D 转换器设计技术，是当前国外低功耗 CMOS 混合信号集成电路的前沿研究内容。《低功耗 CMOS 逐次逼近型模数转换器》所提出的体系结构、电容开关时序及高层次模型、关键电路模块均经过流片验证或 Spice 仿真验证，可以直接供读者参考，且对想深入研究低功耗 CMOS 混合信号集成电路设计的设计人员和研究人员具有很强的指导意义和实用性。

更多科学出版社服务，请扫码获取。

目录
前言
绪论 1
0.1 SAR A/D转换器的研究进展 1
0.2 本书的主要内容 2
参考文献 3
第1章 SAR A/D转换器设计基础 4
1.1 SAR A/D转换器的工作原理 4
1.2 电荷再分配D/A转换电路 5
1.2.1 二进制权重电容D/A转换器 5
1.2.2 分段式电容D/A转换器 6
1.2.3 C-2C式电容D/A转换器 7
1.3 SAR A/D转换器的性能指标 7
1.3.1 静态特性参数 7
1.3.2 动态特性参数 10
参考文献 11
第2章 低功耗SAR A/D转换器关键设计技术 12
2.1 高效电容开关时序 12
2.1.1 传统电容开关时序 13
2.1.2 节能电容开关时序 14
2.1.3 单调电容开关时序 15
2.1.4 VCM-based电容开关时序 16
2.1.5 开关功耗分析 17
2.2 CMOS比较器 18
2.2.1 基本动态锁存比较器 18
2.2.2 双尾电流型动态锁存比较器 19
2.2.3 动态比较器的失调 20
2.2.4 动态比较器的噪声 21
2.3 SAR控制实现技术 22
2.3.1 传统的SAR控制逻辑 22
2.3.2 SAR动态逻辑实现技术 23
参考文献 24
第3章 低功耗SAR A/D转换器 26
3.1 一种10位1.0V 300kS/s SAR A/D转换器 26
3.1.1 10位SAR A/D转换器结构 26
3.1.2 基于电容拆分技术的VCM-based电容开关时序 26
3.1.3 自举开关 31
3.1.4 动态比较器 33
3.1.5 基于动态逻辑的SAR控制技术 37
3.1.6 版图设计 39
3.1.7 SAR A/D转换器测试 41
3.2 10位20kS/s 0.6V超低功耗SAR A/D转换器 43
3.2.1 10位SAR ADC的系统结构 43
3.2.2 新型低功耗DAC电容开关时序 44
3.2.3 自举开关 47
3.2.4 SAR动态逻辑 48
3.2.5 实验结果 49
3.3 一种8位0.35V 10kS/s 低功耗SAR A/D转换器 50
3.3.1 8位SAR A/D转换器结构 51
3.3.2 基于电容拆分技术的新型电容开关时序 51
3.3.3 低漏电、低失真自举开关 57
3.3.4 衬底驱动全动态比较器 59
3.3.5 DAC阵列中的电容驱动开关 60
3.3.6 低漏电SAR控制逻辑 61
3.3.7 测试结果与讨论 63
参考文献 64
第4章 高精度SAR A/D转换器 66
4.1 高精度SAR A/D转换器的校准技术 66
4.1.1 模拟自校准技术 66
4.1.2 基于Split ADC的数字校准技术 68
4.2 SAR A/D转换器的电容失配和Split ADC LMS数字校准 71
4.2.1 16位SAR A/D转换器的基本结构 71
4.2.2 寄生电容和电容失配 73
4.2.3 基于Split ADC的LMS数字校准原理 75
4.2.4 基于Split ADC的LMS数字校准高层次建模 77
4.3 基于Split ADC LMS数字校准技术的16位SAR A/D转换器 79
4.3.1 基本工作原理 80
4.3.2 关键模块电路 84
4.3.3 仿真结果 88
4.4 基于Sub-radix-2的SAR A/D转换器数字校准算法 88
4.4.1 SAR A/D转换器的广义码域线性均衡器 89
4.4.2 DAC失配误差的数字可校准性 90
4.4.3 基于Sub-radix-2的SAR A/D转换器 92
4.5 基于扰动数字校准的16位SAR A/D转换器 94
4.5.1 基于扰动的数字校准原理 94
4.5.2 16位1MS/s SAR A/D转换器 97
参考文献 102
第5章 高速SAR A/D转换器 104
5.1 一种8位/10位可配置高速异步SAR A/D转换器 104
5.1.1 可配置SAR A/D转换器结构 104
5.1.2 电容DAC 105
5.1.3 高速比较器 108
5.1.4 异步SAR控制技术 109
5.1.5 A/D转换器仿真结果 110
5.2 一种8位208MS/s SAR A/D转换器 113
5.2.1 高速采样开关 113
5.2.2 高速可校准比较器 115
5.2.3 终端电容复用 117
5.2.4 校准位和逻辑控制 120
5.2.5 仿真结果 122
5.3 一种8位660MS/s异步SAR A/D转换器 123
5.3.1 异步时钟产生电路 124
5.3.2 预置位技术 125
5.3.3 整体电路工作过程和逻辑控制 127
5.3.4 仿真结果 128
5.4 8位2.0GS/s时域交织SAR A/D转换器 129
5.4.1 时域交织A/D转换器的误差分析 129
5.4.2 基于模拟延迟锁相环的时钟产生器 131
5.4.3 子通道SAR A/D转换器架构与开关电容阵列 133
5.4.4 仿真结果 137
参考文献 138
第6章 高速流水线SAR A/D转换器 140
6.1 流水线SAR A/D转换器基本原理 140
6.1.1 流水线SAR A/D转换器的基本结构 140
6.1.2 SAR辅助型MDAC的工作原理 141
6.1.3 SAR辅助型MDAC设计考虑 143
6.2 一种12位50MS/s流水线SAR A/D转换器 147
6.2.1 系统结构 147
6.2.2 流水线SAR A/D转换器的误差分析 148
6.2.3 系统结构优化 155
6.2.4 SAR辅助型MDAC电路 159
6.2.5 增益自举运算放大器 161
6.2.6 第二级SAR A/D转换器 169
6.2.7 内部时钟产生电路 172
6.2.8 自举开关电路 173
6.2.9 流片测试结果 174
6.3 一种基于过零检测的10位50MS/s流水线SAR A/D转换器 177
6.3.1 基于过零检测器的开关电容电路 177
6.3.2 基于过零检测器的流水线SAR A/D转换器的非理想效应 181
6.3.3 基于过零检测器的流水线SAR A/D转换器系统设计 182
6.3.4 关键模块电路 188
6.3.5 仿真结果 193
参考文献 194
第7章 可配置循环型CMOS A/D转换器 197
7.1 系统结构 197
7.1.1 循环型A/D转换器基本原理 197
7.1.2 6～12位可配置低功耗循环型A/D转换器系统结构 198
7.1.3 冗余数字校准 199
7.1.4 多工作模式设计 200
7.2 关键模块电路 201
7.2.1 采样保持电路基本原理 201
7.2.2 余量增益电路 209
7.2.3 可配置CMOS运算放大器 217
7.2.4 动态比较器 219
7.2.5 非交叠时钟产生模块 220
7.3 整体性能仿真和版图布局 221
7.3.1 动态性能仿真结果 221
7.3.2 功耗仿真 224
7.3.3 版图布局 225
参考文献 226